FPGA入门指南：从点亮第一颗LED开始

一、到底啥是FPGA？（电子工程师的乐高）

刚接触硬件的同学可能会懵：这货和单片机有啥区别？简单来说，FPGA就像一张白纸（Field Programmable Gate Array现场可编程门阵列），你可以用硬件描述语言（比如Verilog）在上面"画"出任意数字电路！！！

单片机是现成的芯片（固定架构），而FPGA允许你从底层构建电路。举个栗子：单片机是组装好的乐高套装，FPGA就是一堆零散的积木块，想拼成飞机还是坦克全看你的代码怎么写！（这就是它被称为"数字电路橡皮泥"的原因）

二、开发环境搭建（Vivado安装避坑指南）

1. 安装包获取

到Xilinx官网下载Vivado Design Suite（社区版免费！）。注意选择2020.1之后的版本（对新手更友好）。安装时记得勾选"Vivado HL Design Edition"和对应器件支持（比如Artix-7系列）

2. 硬件准备（别急着买开发板！）

推荐先用在线仿真器练手（后面会教）。等基础扎实了再入手：

Nexys A7（约$200）
Basys3（入门级首选）
DE10-Nano（带ARM双核）

3. 第一个工程创建

打开Vivado → 点击Create Project → 选择RTL Project → 添加新Verilog文件。重点来了：器件型号选xc7a35tcsg324-1（对应多数入门开发板）

三、Verilog速成秘籍（记住这10个关键词）

// 基础结构模板（背下来！）
module my_module(
    input wire clk,    // 时钟信号
    input wire rst_n,  // 复位信号（低有效）
    output reg led     // LED输出
);

// 组合逻辑用assign
assign a = b & c; 

// 时序逻辑用always块
always @(posedge clk or negedge rst_n) begin
    if(!rst_n) begin
        led <= 1'b0;  // 复位时LED灭
    end else begin
        led <= ~led;  // 翻转LED状态
    end
end

endmodule

必须掌握的10个核心语法：

module/endmodule ➔ 电路模块定义
input/output ➔ 输入输出端口
wire/reg ➔ 线网与寄存器
assign ➔ 组合逻辑赋值
always ➔ 过程块（时序逻辑）
posedge/negedge ➔ 时钟边沿检测
if/else ➔ 条件判断
case ➔ 多路选择
parameter ➔ 参数定义
# ➔ 延时控制（仅仿真用）

四、实战：LED流水灯（代码+仿真+烧录）

1. 代码实现（带注释版）

module led_run(
    input clk_100MHz,     // 开发板上的100MHz时钟
    input rst_n,          // 复位按键（低电平有效）
    output reg [3:0] leds // 4位LED输出
);

// 分频器：100MHz -> 1Hz
reg [26:0] counter;
always @(posedge clk_100MHz or negedge rst_n) begin
    if(!rst_n) begin
        counter <= 0;
    end else begin
        counter <= (counter == 27'd99_999_999) ? 0 : counter + 1;
    end
end

// LED流水效果
always @(posedge clk_100MHz or negedge rst_n) begin
    if(!rst_n) begin
        leds <= 4'b0001;  // 初始状态
    end else if(counter == 27'd99_999_999) begin
        leds <= {leds[2:0], leds[3]}; // 循环左移
    end
end

endmodule

2. 仿真测试（Modelsim技巧）

创建testbench文件：

`timescale 1ns / 1ps

module tb_led_run();

reg clk, rst_n;
wire [3:0] leds;

// 实例化被测模块
led_run uut(.clk_100MHz(clk), .rst_n(rst_n), .leds(leds));

// 生成时钟信号
initial begin
    clk = 0;
    forever #5 clk = ~clk; // 100MHz周期=10ns
end

// 测试流程
initial begin
    rst_n = 0;  // 初始复位
    #100;
    rst_n = 1;  // 释放复位
    #200000000; // 等待2秒（仿真时间）
    $stop;
end

endmodule

3. 上板验证（真实硬件操作）

生成bit流文件：点击"Generate Bitstream"
连接开发板：通过USB-JTAG接口
烧录程序：Open Hardware Manager → Auto Connect → Program Device
见证奇迹：看到LED开始循环流动了吗？！

五、学习路线图（避免走弯路！）

阶段一：数字电路基础

掌握二进制/十六进制转换
理解组合逻辑（与或非门）
搞定时序逻辑（触发器、计数器）

阶段二：Verilog进阶

状态机设计（Moore vs Mealy）
FIFO/存储器接口
跨时钟域处理（CDC）

阶段三：实战项目

电子时钟（数码管驱动）
VGA图像显示
简单CPU设计（比如RISC-V核）

六、新手常见坑点（血泪经验）

阻塞赋值与非阻塞赋值
=（阻塞）用在组合逻辑，<=（非阻塞）用在时序逻辑！混用会导致难以调试的电路故障
未初始化寄存器
FPGA上电时寄存器值是随机的！务必通过复位信号初始化所有状态
时钟域混乱
不同频率的时钟信号要隔离处理，否则会出现亚稳态（Metastability）
仿真与实机差异
仿真通过的代码不一定能上板运行！特别注意时序约束（.xdc文件）

小技巧：遇到诡异的问题时，先检查：
是否所有输出都有驱动？
是否出现锁存器（Latch）？
时钟使能信号是否正确？

最后送大家一句话：FPGA的精髓在于并行思维！忘记软件的顺序执行，学会用硬件的方式思考问题。点亮LED只是开始，接下来尝试用FPGA实现神经网络加速、视频处理…你会发现硬件编程的无限可能！

本文转自 https://blog.csdn.net/datadragon/article/details/147943482，如有侵权，请联系删除。

Previous SikkerBox-手机上的网络瑞士军刀 Next 阿里云服务器新手完全指南：零基础快速上手